# **CMOS static memory**

Patent Number:

US5521860

Publication date:

1996-05-28

Inventor(s):

OHKUBO HIROAKI (JP)

Applicant(s):

NIPPON ELECTRIC CO (FR)

Requested Patent:

**IP7176633** 

Application Number: US19940358017 19941216

Priority Number(s):

JP19930319494 19931220

IPC Classification:

H01L27/11

EC Classification:

H01L27/11F

Equivalents:

#### **Abstract**

Two intracell wiring serving as the gate electrodes of driver transistors and load transistors and arranged substantially parallel to each other between two word lines substantially parallel to each other so as to be perpendicular to the word lines are arranged as the first layer. Ground wiring and a power supply wiring are arranged as the second layer on the first layer through an insulating film. Each intracell wiring serves as the gate electrodes of one driver transistor and one load transistor and is connected to the drain regions of the other driver transistor and the other load transistor. The ground wiring are connected to the source regions of the driver transistors, and the power supply wiring is connected to the source regions of the load transistors.

Data supplied from the esp@cenet database - 12

		·	

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-176633

(43)公開日 平成7年(1995)7月14日


(51) Int. Cl. 6	01 /00 / /	識別記号	庁内整理番号	FI	•			技術表示箇所
HOIL	21/8244 27/11 27/04					· ·.		·
			7210 – 4 M	H 0 1 L	27/10 27/04	3 8 1	D	
·	審査請求	<b>ド</b> 有	請求項の数2	OL	·		(全9頁)	最終頁に続く
(21)出願番号	特願习	<b></b> 75−319494		(71)出願人		237 気株式会	社	
(22)出願日 平成5年(1993)12月20日		2月20日	(72)発明者	東京都	港区芝五 宏明	丁目7番1号		
				(74)代理人	会社内		丁目7番1号 義幸	日本電気株式

## (54) 【発明の名称】 СМО S型スタティックメモリ

**、【目的】 点対称に配置されるCMOS型スタティック** 

#### (57)【要約】

メモリに関し、セルの安定動作を可能にするとともに、配線抵抗を低下させることでセルの安定性を確保する。 【構成】 スイッチングトランジスタのケート電極であり互いに略平行に配置された2本のワード線11,12とその間にあってワード線に垂直で且つ互いに略平行に配置された2本のセル内配線13,14とこれら上部に絶縁膜を介して配置された接地配線40,41及び電配線42とを有し、セル内配線はそれぞれ一方の駆動用トランジスタと負荷用トランジスタと負荷用トランジスタと負荷用トランジスタと自つに接続され、接地配線は駆動用トランジスタそれぞれのソース領域に、電源配線は負荷用トランジスタそれぞれのソース領域に接続されている。



10

# 【特許請求の範囲】

【請求項1】メモリセル内の第1,第2の駆動用トランジスタと第1,第2の負荷用トランジスタ及び第1,第2のスイッチングトランジスタとがそれぞれ点対称に配置されたCMOS型スタティックメモリにおいて、前記第1,第2のスイッチングトランジスタのゲート電極であり互いに略平行に配置された第1,第2のワード

前記2本のワード線の間にありワード線に垂直で且つ互いに略平行に配置された第1,第2のセル内配線と、前記ワード線及び第1,第2のセル内配線上部に絶縁膜を介して配置された接地配線及び電源配線と、

を有することを特徴とするCMOS型スタティックメモリ。

【請求項2】メモリセル内の第1,第2の駆動用トランジスタと第1,第2の負荷用トランジスタ及び第1,第2のスイッチングトランジスタとがそれぞれ点対称に配置されたCMOS型スタティックメモリにおいて、前記第1,第2のスイッチングトランジスタのゲート電極であり互いに略平行に配置された第1,第2のワード 20線と

前記2本のワード線の間にありワード線に垂直で且つ互 いに略平行に配置された第1,第2のセル内配線と、 前記ワード線及び第1,第2のセル内配線上部に絶縁膜 を介して配置された接地配線及び電源配線とを有し、 前記第1のセル内配線は前記第1の駆動用トランジスタ と前記第1の負荷用トランジスタのゲート電極であって 且つ前記第2の駆動用トランジスタと前記第2の負荷用 トランジスタそれぞれのドレイン領域に接続されてお、 り、前記第2のセル内配線は前記第2の駆動用トランジ スタと前記第2の負荷用トランジスタのゲート電極であ って且つ前記第1の駆動用トランジスタと前記第1の負 荷用トランジスタそれぞれのドレイン領域に接続されて おり、前記接地配線は前記第1,第2の駆動用トランジ スタそれぞれのソース領域に接続されており、前記電源 配線は前記第1,第2の負荷用トランジスタそれぞれの ソース領域に接続されていることを特徴とするCMOS 型スタティックメモリ。

# 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、CMOS型スタティックメモリに関し、特にメモリセルを構成する各素子が点対称に配置されるものに関する。

## [0002]

【従来の技術】従来、メモリセル内の2個の駆動用トランジスタと2個の負荷用トランジスタ及び2個のスイッチングトランジスタとがそれぞれ点対称に配置されたCMOS型スタティックメモリとしては、例えば、特開平3-114256号公報に示される完全CMOS型スタティック・ランダム・アクセス・メモリー(以下、SR 50

2 AMと略する)が知られている。その内容を図8,図 9,図10,図11を参照して以下に説明する。

【0003】図8には完全CMOS型SRAMセルの回路図が示されている。SRAMセルは、相補型データ線DL1,DL2と1組のワード線WL1,WL2との交差部にあって、スイッチングトランジスタQt1,Qt2によってデータ線とワード線に接続されている。また、駆動用トランジスタQd1,Qd2のソース領域は接地配線Vssに接続され、負荷用トランジスタQ11,Q12のソース領域は電源配線Vccに接続されている。スイッチングトランジスタQt1,Qt2及び駆動用トランジスタQd1,Qd2はNチャネルMOSFET、負荷用トランジスタQ11,Q12はPチャネルMOSFETとなっている。

【0004】図9には、完全CMOS型SRAM単位セルの平面レイアウト図が示されている。図10には図9の主要部のみを示した平面略図が、図11には図9のA-B線での断面斜視図がそれぞれ示されている。

【0005】スイッチングトランジスタQt1はソース ・ドレイン領域117,118及びゲート電極111に よって構成されており、同じくスイッチングトランジス タQ t 2 はソース・ドレイン領域 1 2 7, 1 2 8 及びゲ ート電極116によって構成されている。駆動用トラン ジスタQd1はソース・ドレイン領域120,119及 びゲート電極112によって構成されており、同じく駆 動用トランジスタQd2はソース・ドレイン領域12 5,126及びゲート電極115によって構成されてい る。負荷用トランジスタQ11はソース・ドレイン領域 123,124及びゲート電極114によって構成され ており、同じく負荷用トランジスタQ12はソース・ド レイン領域122,121及びゲート電極113によっ て構成されている。また、駆動用トランジスタQd1, Qd2のソース引き出し電極139、140は接地配線 となっており、負荷用トランジスタQ11、Q12のソ ース引き出し電極147は電源配線となっている。接続 配線137はコンタクト孔130, 131, 133, 1 36において駆動用トランジスタQd1のゲート電極、 負荷用トランジスタQ12のドレイン領域、負荷用トラ ンジスタQ11のゲート電極、駆動用トランジスタQd 40 2のドレイン領域とそれぞれ接続されており、接続配線 138はコンタクト孔129, 132, 135, 135 において駆動用トランジスタQd1のドレイン領域、負 荷用トランジスタQ12のゲート電極、負荷用トランジ スタQ11のドレイン領域、駆動用トランジスタQd2 のゲート電極とそれぞれ接続されている。

【0006】このセル構成の特徴は以下の通りである。 1)2個の駆動用トランジスタQd1,Qd2のソース・ドレイン領域119,120,126,125及びゲート電極112,115同士、2個の負荷用トランジスタQ11,Q12のソース・ドレイン領域123,12

4,122,121及びゲート電極114,113同 士、2個のスイッチングトランジスタQt1,Qt2の ソース・ドレイン領域117,118,128,127 及びゲート電極111、116同士、更に各ゲート電極 とソース・ドレイン領域とを接続する接続配線137, 138が、セルの中心点Cに対してそれぞれ対称の関係 に配置されている。

- 2) 各MOSFETのゲート電極111~116は全て 平行に配置されている。
- 3) MOSFETのソース・ドレイン引き出し電極13 9~147が、フィールド絶縁膜をマスクとしたセルフ アラインにより形成されている。

【0007】特徴1)によってセル内の記憶ノード容量 が形成される部分の構造が対称となり、蓄積容量が同じ になって記憶状態を安定させ、特徴2),3)によって ゲート電極に直交する方向でのソース・ドレイン領域の 長さを狭くして各MOSFETを近接配置させ、集積度 を向上させている。

#### [0008]

【発明が解決しようとする課題】この従来のCMOS型 20 スタティックメモリでは、平行に配置されたゲート電極 の間に設けられるソース領域引き出し電極により接地配 線及び電源配線が形成されるため、配線幅がゲート電極 の間隔で制限されてしまう。このため微細化につれ配線 抵抗が増大して、セルに供給される接地電位の上昇及び 電源電位の低下を引き起こしセルの安定性を低下させる といった問題がある。ここで接続配線の上部に接地配線 及び電源配線となる導電層を十分な配線幅で形成するこ ともできるが、配線、コンタクト孔を形成する分の製造 工程を増大させてしまう。また、接続配線によりゲート 電極、ドレイン領域の接続を行うため、単位セル内にデ ータ線とのコンタクト孔  $(1/2 \text{ 個} \times 2)$  を含めて 9 個ものコンタクト孔が必要とされる。従って、コンタクト 孔の歩留り即ちセル歩留りを確保するためにコンタクト 孔周りに要求されるマージンで、セルの微細化が制限さ れるといった問題がある。特に、接続配線とゲート電極 の接続を行う際、ゲート電極上コンタクト孔の位置合わ せずれにより、コンタクト孔がソース領域上にわたって 開孔されて、ゲートとソースがショートしてしまう。こ のためコンタクト孔とゲート電極との十分なマージンが 40 必要とされる。

【0009】本発明の目的は、点対称に配置されるCM **OS型スタティックメモリにおいて、2つのノードの蓄** 積容量や接続されるトランジスタの能力等のアンバラン スを無くし、セルの安定動作を可能にするとともに、内 部配線用の余分な配線層を無くし、接地配線及び電源配 線に十分な配線幅をとって配線抵抗を低下させることで セルの安定性を確保することにある。

# [0010]

ティックメモリは、メモリセル内の第1,第2の駆動用 トランジスタと第1,第2の負荷用トランジスタ及び第 1,第2のスイッチングトランジスタとがそれぞれ点対 称に配置された完全CMOS型スタティックメモリにお いて、第1,第2のスイッチングトランジスタのゲート 電極であり互いに略平行に配置された第1、第2のワー ド線と、この2本のワード線の間にありワード線に垂直 で且つ互いに略平行に配置された第1,第2のセル内配 線と、ワード線及び第1、第2のセル内配線上部に絶縁 膜を介して配置された接地配線及び電源配線とを有し、 第1のセル内配線は第1の駆動用トランジスタと第1の 負荷用トランジスタのゲート電極であって且つ第2の駆 動用トランジスタと第2の負荷用トランジスタそれぞれ のドレイン領域に接続されており、第2のセル内配線は 第2の駆動用トランジスタと第2の負荷用トランジスタ のゲート電極であって且つ第1の駆動用トランジスタと 第1の負荷用トランジスタそれぞれのドレイン領域に接 続されており、接地配線は第1,第2の駆動用トランジ スタそれぞれのソース領域に接続されており、電源配線 は第1,第2の負荷用トランジスタそれぞれのソース領 域に接続されていることを特徴としている。

#### [0011]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0012】図1には本発明の第1の実施例のСМОS 型スタティックメモリの平面レイアウト図が示されてい る。図2~図5には、図1のレイアウト図の配線層毎の 平面レイアウト図が示されている。図6には、図1のA -B線での断面図が示されている。図8にはメモリセル の回路図が示されている。図1~図5のレイアウト図に おいて隣接のセルとの関係は、短辺、長辺それぞれにお いて鏡面反転したものとなっている。従って隣接セルと の境界に位置するコンタクト孔については半分だけが描 かれている。

【0013】図1に示されるように、互いに略平行な2 本のワード線11 (WL1), 12 (WL2) の間にこ れと垂直な2本のセル内配線13,14が互いに略平行 に配置されている。セル内配線13は駆動用トランジス タQd2、負荷用トランジスタQ12のゲート電極とな っており、さらにダイレクトコンタクト25,28によ って駆動用トランジスタQd1、負荷用トランジスタQ 11それぞれのドレイン領域16,23に接続されてい る。セル内配線14は駆動用トランジスタQd1、負荷 用トランジスタQ11のゲート電極となっており、さら にダイレクトコンタクト26,27によって駆動用トラ ンジスタQd2、負荷用トランジスタQ12それぞれの ドレイン領域19,21に接続されている。

【0014】NチャネルMOSFETであるスイッチン グトランジスタQ t 1は、ソース・ドレイン領域15, 【課題を解決するための手段】本発明のCMOS型スタ 50 16及び第1のワード線(WL1)であるゲート電極1

20

1によって構成されており、同じくスイッチングトラン ジスタQt2は、ソース・ドレイン領域18,19及び 第2のワード線 (WL2) であるゲート電極12によっ て構成されている。NチャネルMOSFETである駆動 用トランジスタQd1は、ソース・ドレイン領域17, 16及びゲート電極14によって構成されており、同じ く駆動用トランジスタQd2は、ソース・ドレイン領域 20,19及びゲート電極13によって構成されてい る。PチャネルMOSFETである負荷用トランジスタ Q11は、ソース・ドレイン領域24,23及びゲート 10 電極14によって構成されており、同じく負荷用トラン ジスタQ12は、ソース・ドレイン領域22,21及び ゲート電極13によって構成されている。また、駆動用 トランジスタQd1、Qd2のソース領域17、20 は、コンタクト孔30、31によって接地配線40、4 1にそれぞれ接続されており、負荷用トランジスタQ1 1, Q12のソース領域24, 22は、コンタクト孔3 3,32によって電源配線42に接続されている。デー タ線43 (DL1), 44 (DL2) は、コンタクト孔 34,35においてスイッチングトランジスタQt1, Qt2にそれぞれ接続されている。

[0015]なお図1において、[5,6]はNチャンネル 素子領域、7,8はPチャンネル素子領域である。

【0016】図2~図5にも示されるように、これらの 各構成要素はセル内2つのノードに対応してすべて一対 になっており、セルの中心点Cに対してそれぞれ点対称 に配置されている。従って2つのノードの蓄積容量や接 続されるトランジスタの能力等のアンバランスが無くな り、セルの安定動作が可能になっている。配線は三層配 線により構成されており、一層目がゲート電極となるセ 30 ル内配線及びワード線、二層目が接地配線及び電源配 線、三層目がデータ線となっている。セル内配線がゲー ト電極を兼ねているため内部接続のための余分な配線層 は不要となっている。また、単位セル内のコンタクト孔 は、データ線、接地配線、電源配線とのコンタクト孔が それぞれ (1/2個×2) 個ずつと 4個のダイレクトコ ンタクトの計7個に減らされており、さらにゲート電極 上のコンタクト孔が無いためコンタクト孔とゲート電極 とのマージンが不要となりセルサイズが制限されること はない。接地配線及び電源配線はゲート電極上部に二層 目の配線として形成されるため、ゲート電極やダイレク トコンタクト等のレイアウトに関係なく十分な配線幅が とられており、配線抵抗を低下させることでセルの安定 性が確保できている。

【0017】本発明によるSRAMのセル断面について 以下に説明する。図6の断面図に示されるように、P型 基板50の表面にPウェル51、Nウェル52、Pウェ ル53が設けられる。ウェルは、エネルギー50~15 0keV、注入量5×10<sup>12</sup>~5×10<sup>13</sup>cm<sup>-2</sup>のポロ ンまたはリンのイオン注入と約1200℃での押し込み 50 といった利点もある。

処理か、またはエネルギー300~1000keV、注 入量5×10<sup>12</sup>~5×10<sup>13</sup>cm<sup>-2</sup>のポロンまたはリン の高エネルギーイオン注入により形成される。各ウェル の表面には選択酸化により3000~6000オングス トロームの素子分離用のフィールド酸化膜54及び各ト ランジスタが形成されている。トランジスタは、100 ~200オングストロームの熱酸化膜によるゲート酸化 膜55、タングステンポリサイド膜のワード線57及び セル内配線58から成るゲート電極、更にエネルギー2 0~70keV、注入量1×10<sup>16</sup>~1×10<sup>16</sup>cm<sup>-2</sup> のヒ素またはボロンのイオン注入により設けられソース ・ドレイン領域となる拡散層61等により構成されてい る。セル内配線58は、ゲート酸化膜55中所定の場所 に開口されたダイレクトコンタクト56によりトランジ スタQ d 1, Q 1 1 のドレイン領域となる拡散層に接続 されている。ダイレクトコンタクト部のウェル内にはソ ース・ドレイン領域用のイオン注入による不純物がゲー ト電極を通して拡散され拡散層59,60が形成されて いる。ここでセル内配線58内にはポリサイド下層の多 結晶シリコン膜中にPN接合が形成されN型領域とP型 領域とが形成されるが、上層のタングステンシリサイド 膜により接続が行われている。ゲート配線の上には絶縁 膜62を介して1000~2000オングストロームの タングステンシリサイド膜による接地配線63,64及 び電源配線65がそれぞれ設けられ、更にその上に絶縁 膜66を介してアルミ配線によるデータ線69が設けら れている。データ線69はタングステンプラグ68によ り埋め込まれたコンタクト孔においてスイッチングトラ ンジスタQt1に接続されている。タングステンプラグ は、コンタクト孔開口後全面にコンタクト孔の直径程度 の膜厚のCVDタングステンが堆積、エッチバックされ て形成される。

6

【0018】次に、図7を参照して本発明の第2の実施 例について説明する。本実施例ではダイレクトコンタク ト孔は使用されていない。絶縁膜66が形成された後、 前述の第1の実施例でダイレクトコンタクト孔の開口さ れた箇所にタングステンプラグ71,72により埋め込 まれたコンタクト孔が設けられている。従って、セル内 配線58はタングステンプラグ71,72を介してトラ ンジスタQd1, Q11のドレイン領域となる拡散層5 9,60に接続されている。前述の実施例では熱処理条 件によってダイレクトコンタクト孔に接続されたセル内 配線を介してNチャネル部、Pチャネル部不純物の相互 拡散が行われトランジスタ特性の変動が問題となるが、 第2の実施例では拡散層はタングステンプラグを介して セル内配線に接続されるため、不純物の相互拡散は行わ れず安定したトランジスタ特性が得られるといった利点 がある。また、ダイレクトコンタクトよりもタングステ ンプラグの方がコンタクト抵抗が低く安定に形成される

#### [0019]

【発明の効果】以上説明したように本発明はメモリセル を構成する各素子が点対称に配置されたCMOS型スタ ティックメモリにおいて、各構成要素がセル内の中心点 に対してそれぞれ点対称に配置されているため、2つの ノードの蓄積容量や接続されるトランジスタの能力等の アンバランスが無くセルの安定動作が可能になるととも に、セル内配線がゲート電極を兼ねているため内部接続 のための余分な配線層が不要となるといった効果を有す る。また、接地配線及び電源配線はゲート電極上部に二 10 層目の配線として形成されるため、ゲート電極やダイレ クトコンタクト等のレイアウトに関係なく十分な配線幅 がとられており、配線抵抗を低下させることでセルの安 定性が確保できるといった効果を有する。さらに、対称 配置の単位セル内のコンタクト孔の数が7個に減らさ れ、ゲート電極上のコンタクト孔が無いためコンタクト 孔とゲート電極とのマージンが不要となる分だけセルサ イズが縮小できるといった効果を有する。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例であるメモリセルの平面 20 図である。

【図2】本発明の第1の実施例であるメモリセル層毎の 平面図である。

【図3】本発明の第1の実施例であるメモリセル層毎の 平面図である。

【図4】本発明の第1の実施例であるメモリセル層毎の 平面図である。

【図5】本発明の第1の実施例であるメモリセル層毎の 平面図である。

【図6】本発明の第1の実施例の図1のA-B線での断面図である。

【図7】本発明の第2の実施例であるメモリセルの断面 図である。

【図8】本発明の一実施例であるメモリセルの回路図である。

【図9】本発明の従来例であるメモリセルの平面図である。

【図10】本発明の従来例の図9の主要部のみの平面略図である。

【図11】本発明の従来例の図9,図10のA-B線での断面斜視図である。

#### 【符号の説明】

Qt1, Qt2 トランスファーNMOSトランジスタ

Qd1,Qd2 ドライバNMOSトランジスタ

0 Q11, Q12 索子PMOSトランジスタ

5,6 Nch索子領域

7,8 Pch索子領域

11,12,57 ワード線

13、14、58 セル内配線

15~24 ソース・ドレイン領域

25~28,56 ダイレクトコンタクト

30~35 コンタクト孔

40,41,63,64 接地配線

42,65 電源配線

43,44,69 データ線

50,100 P型基板

51, 53, 148, 150 Pウェル

52,149 Nウェル

54 フィールド酸化膜

55 ゲート酸化膜

59,61,67,119,120,125,126 N型拡散層

60,121~124 P型拡散層

62,66,70 絶縁膜


68,71,72 タングステンプラグ


111~116 ゲート電極


129~136 コンタクト孔


137,138 接続配線


139~147 引き出し電極















[図11]



フロントページの続き

(51)Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/822

				·
				4
			·	
		•		